本論文采用自頂向下的正向高層次設(shè)計(jì)方法對(duì)PCI總線設(shè)備控制器的設(shè)計(jì)與實(shí)現(xiàn)進(jìn)行了研究，對(duì)PCI總線協(xié)議做了比較深刻的分析，對(duì)I~2C總線做了簡(jiǎn)要的分析。在該課題的研究中，采用了目前ASIC設(shè)計(jì)中的高層次設(shè)計(jì)方法，使用硬件描述語言VHDL對(duì)其進(jìn)行描述。以FPGA和ASIC的設(shè)計(jì)和實(shí)現(xiàn)為線索，闡述了PCI總線目標(biāo)設(shè)備控制器設(shè)計(jì)、仿真、綜合驗(yàn)證及布局布線的各個(gè)步驟，以及基于ASIC技術(shù)的高層次設(shè)計(jì)方法。 在本論文的研究中，重點(diǎn)分析了PCI總線設(shè)備控制器的設(shè)計(jì)。以PCI總線協(xié)議的分析和理解為基礎(chǔ)，對(duì)PCI總線設(shè)備控制器進(jìn)行了功能分析和結(jié)構(gòu)劃分。根據(jù)PCI總線設(shè)備控制器的功能和結(jié)構(gòu)劃分，對(duì)PCI總線目標(biāo)設(shè)備控制器的設(shè)計(jì)思路和各個(gè)子模塊電路的設(shè)計(jì)和實(shí)現(xiàn)進(jìn)行了詳細(xì)的分析闡述。 本論文完成了PCI總線目標(biāo)設(shè)備控制器的設(shè)計(jì)，采用VHDL對(duì)其進(jìn)行了RTL級(jí)的描述，并且通過編寫測(cè)試激勵(lì)程序完成了功能仿真，以及布局布線后的時(shí)序仿真，通過FPGA在PCB實(shí)驗(yàn)板上進(jìn)行硬件仿真，證明所實(shí)現(xiàn)的PCI目標(biāo)設(shè)備控制器符合基本功能要求。并且在此基礎(chǔ)上完成了PCI目標(biāo)設(shè)備控制器的ASIC實(shí)現(xiàn)，總結(jié)了ASIC設(shè)計(jì)的綜合和布局布線方法。